米兰·(milan)中国官方网站-与Jeff Dean聊ML for EDA，最佳论文花落伯克利：EDA顶级会议DAC 2021 精彩回顾
编纂| 青暮
12月9日，第58届EDA首要集会DAC（Design Automation Conference）的线下部门于旧金山落下帷幕，这次集会为期五天。受新冠疫情影响，最近几年来大都学术集会都转到了线长进行。延期半年后，这次以线下情势举行的DAC集会给从业者提供了可贵的晤面与交流时机。而部门作者未能参加的论文将于以后的virtual session举行分享。
除了学术交流外，DAC一直以来也是全世界EDA东西、Foundry、IP提供商的嘉会。于两层的展区中可以看到浩繁EDA公司提供的出色展示，其产物内容涵盖芯片设计流程中险些所有的步调。于EDA三各人以外的许多名不见经传的小公司的产物也能让人面前一亮。于展厅中，一些公司甚至利用了飞刀杂耍以和脱口秀式的宣传方式，营建了可贵的热闹排场。
1主题演讲：最前沿的EDA技能作为顶尖的EDA集会，DAC每一年所约请的演讲佳宾天然而然地成了全场存眷的重点。此次DAC约请到了不少传怪杰物来分享关在EDA行业的研究不雅点及趋向不雅察。
Jeff Dean
第一天， Google年夜神、Google AI的带领人Jeff Dean，举行了题为 呆板进修于硬件设计中的潜力 的主题演讲。最近几年来，google研究了不少深度进修于EDA方面的运用，此中最闻名的是他们去年发表于Nature上的事情，经由过程强化进修主动举行macro placement，并真正运用在Google的硬件加快器TPU的设计历程。
Jeff于演讲中提到了Google利用深度进修优化整个芯片设计流程的事情，重要分为三个部门，对于在芯片设计的三个重要阶段。以下图所示，演讲包括利用深度进修加快1.架构搜刮及RTL综合，2. 验证，3. 芯片结构绕线。
于架构搜刮阶段，Google提出了叫做FAST的架构主动对于硬件加快器的设计举行优化，他们利用了Google本身的黑盒优化器Vizier举行搜刮。对于在验证阶段的事情，Google提出了利用图神经收集(GNN)对于RTL阶段的芯片设计举行阐发处置惩罚。对于在结构布线部门，重点天然就是发表于Nature的macro placement事情。
正式Keynote竣事后，咱们也及Jeff就ML for EDA举行了会商。Jeff必定了现有的贸易EDA东西的体现。当咱们问到于EDA方面，是否直接天生成果的强化进修要领将会代替仅举行猜测的ML模子时，他认为二者于将来都将阐扬主要作用。
Bill Dally
第二天的keynote演讲者是Nvidia首席科学家Bill Dally，他的演讲标题问题为”GPUs, Machine Learning, and EDA“。Bill Dally的演讲布局清楚，归纳综合了Nvidia怎样利用GPU帮忙ML，同时怎样用GPU及ML帮忙EDA成长。
GPU对于在ML的促成作用是各人最为认识的，Bill起首先容了GPU对于深度进修的架构优化与Nvidia开发的深度进修加快器。而最近几年来呈现了不少利用GPU加快解决EDA问题的事情，最闻名的就是19年由UT Austin与Nvidia互助，同时得到DAC与TCAD最好论文的DREAMPlace。Bill也提到了用GPU加快timing simulation。
于ML for EDA方面，最近几年来Nvidia也做出了年夜量事情，包括利用差别ML模子对于IR drop、功耗、寄生参数举行猜测。除了了这些猜测事情，Nvidia也提出了NVcell，利用强化进修要领直接天生优化的standard cell设计。纵不雅整个keynote，可以说于Bill的带领下，Nvidia Research对于EDA方面的科研事情是比力充实的。
Joe Costello
第三天的keynote演讲者是EDA传怪杰物、Cadence第一任CEO Joe Costello。他的演讲技能内容较少，重要从贸易角度鼓动勉励EDA业界拥抱变化。谈到的变化包括利用云计较平台，利用新的贸易模式，利用开源生态体系，撑持后摩尔定律时代的架构设计，以和认识政策变化。
别的值患上一提的是，他鼎力大举攻讦了美国当局对于中国的商业战以和半导体财产的制裁，认为这反而引发了中国对于撑持半导体财产的共鸣与巨额投资。他暗示因为中国最近几年呈现的上千家硬件草创公司，五年以后中国将成为EDA的最年夜市场。
第四天的keynote由UC Bekeley传授， SqueezeNet的作者Kurt Keutzer提供。他的演讲重要回首了深度进修的成长史，同时区别了人工智能，呆板进修，及深度进修的观点。他鼓动勉励EDA从业者于运用及模子层面摸索高效率的ML要领。
除了了正式的keynote，DAC还有提供了三场skytalk，近似在较小范围的keynote。第一天由微软Azure先容他们为芯片设计与ML提供的云办事。他们认为云计较于安全及扩大性上揭示了巨年夜上风。第二天由IBM先容他们于深度进修加快器方面的摸索，特别是超低精度下的模子练习及猜测要领。第三天由AMD先容进步前辈封装技能，例如chiplet对于在将来计较硬件的主要性。
别的，年夜会也约请了各至公司经由过程年夜量的presentation及poster来分享他们最新的研究进展及趋向不雅察。这类学界与工业界的慎密联合与交流表现了EDA行业的特色，同时也是DAC集会的优异传统。
2研究论文：最好论文花落谁家？本次DAC一共收录了215篇研究论文，涵盖的内容很是广泛。受篇幅所限，咱们只可以或许对于得到最好论文与提名的文章举行简朴先容。于本次线下勾当中，共有三篇论文得到最好论文提名。
该奖项今天方才揭晓！
UC Berkeley的 Ge妹妹ini: Enabling Systematic Deep-Learning Architecture Evaluation via Full-Stack Integration 榜上有名。这篇文章作者浩繁，也能够看出充实的工程投入。值患上一提的是，该事情同样成为了UC Berkeley基在RISC-V的硬件开源生态chipyard的一部门。而这个生态也包括闻名的Rocket Chip以和Chisel。
论文链接：https://people.eecs.berkeley.edu/~ysshao/assets/papers/genc2021-dac.pdf
按照文章先容，年夜部门已经有的深度进修硬件的天生器(generator)只思量加快器自己的机能，而没有思量整个体系层级的机能。
本文提出Ge妹妹ini，这是一种开源的全栈式DNN加快器设计框架。利用Ge妹妹ini天生的硬件加快器已经经被乐成流片，而且取患了与贸易加快器NVDLA靠近的机能。于Ge妹妹ini中，设计师不仅能选择差别的加快器布局，同时也能配置整个搭载了加快器的基在RISC-V的SoC，而且这个SoC提供软件撑持。设计者可以于OS上直接运行需要优化的DNN运用。
文章末了提供了两个利用Ge妹妹ini的举行设计的例子，别离是摸索虚拟地址转换的设计方式，与摸索内存资源的分配方式。
除了此以外，得到最好论文提名的还有有Maryland University的 A Resource Binding Approach to Logic Obfuscation 。
论文链接：https://eprint.iacr.org/2021/252.pdf
按照文章先容，设计者为了掩护IP设计，防止歹意的foundry对于IP举行窃取或者者逆向工程，需要引入分外的设计给IP上锁，使患上IP的功效取决在设定的暗码。这个历程叫做logic locking或者者obfuscation。然而，现有的要领没法统筹多种安全需求。
为相识决这一缺陷，比拟在大都于gate-level才举行上锁的事情，本文提出于更高层的high-level synthesis的resource binding步调中，使用架构层面的常识来对于整个IP举行上锁。成果注解，经由过程对于binding与上锁举行协同设计，这类要领得到了上锁效果的巨年夜晋升。
另外一篇得到最好论文提名的是UT Austin与Intel互助的 DNN-Opt: An RL Inspired Optimization for Analog Circuit Sizing using Deep Neural Networks 。
论文链接：https://arxiv.org/pdf/2110.00211.pdf
文章提出了一种高效的对于在模仿电路举行gate-sizing优化的要领。借鉴在强化进修要领，作者同时练习了两个深度进修模子，此中critic-network卖力评估每一一次gate-sizing的效果，而actor-network卖力选择效果最佳的sizing方式。但这类要领依然是监视式进修而其实不是强化进修。
别的为了减小搜刮空间，文章提出了阐发每一种优化操尴尬刁难在终极方针的影响(sensitivity)。对于在影响小在阈值的优化操作不举行搜刮。试验证实，不管于是较小的电路设计还有是年夜范围工业界的电路设计中，本文的要领都能年夜幅削减需要的搜刮次数，对于应更少的设计时间。
本文作者是杜克年夜学博士生谢知遥。他以第一作者得到了本年的MICRO最好论文。他将于2022年插手中国香港科技年夜学并正于踊跃寻觅ML for EDA标的目的的博士学生。接待有兴致的同窗发送邮件至zhiyao.xie@duke.edu雷峰网(公家号：雷峰网)雷峰网版权文章，未经授权禁止转载。详情见转载须知。
-米兰·(milan)中国官方网站
